切换到窄版

fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流 › 在vhdl中如何在不同进程中给同一信号赋值急！！！！ ...

发新帖

查看: 2736|回复: 4

在vhdl中如何在不同进程中给同一信号赋值急！！！！！

li054755 发表于 2011-2-11 11:01:48 | 显示全部楼层 |阅读模式

求助：在vhdl中如何在不同进程中给同一信号赋值急！！！！！

！！！！！, 在VHDL中

相关帖子

• 在VHDL中, 定义为SIGNAL的量起到什么作用？什么时候需要定义这个量？

FPGA工程师就业培训班（保就业）

回复

使用道具举报

FPGA就业培训班招聘学员（保就业）

楼主| li054755 发表于 2011-2-11 11:03:16 | 显示全部楼层

我用的是xilinx的 ISE 10.1 想实现一个片子里发六路脉冲出来需要定时

FPGA工程师就业培训班（保就业）

回复支持反对

使用道具举报

楼主| li054755 发表于 2011-2-11 11:07:11 | 显示全部楼层

[img][/img]该图中

本帖子中包含更多资源

您需要登录才可以下载或查看，没有账号？我要注册

x

至芯科技ZX系列开发板正在火爆发售！

回复支持反对

使用道具举报

楼主| li054755 发表于 2011-2-11 11:09:52 | 显示全部楼层

上图中 g1 - - g6 发六路脉冲 clk1 300hz , clk2 500k hz din(in) 输入的是技术值：

至芯科技ZX系列开发板正在火爆发售！

回复支持反对

使用道具举报

njithjw 发表于 2011-2-11 22:31:10 | 显示全部楼层

综合器里面应该是不支持多个进程对同一信号进行赋值的。
可以尝试一下用其它的方法实现

至芯科技ZX系列开发板正在火爆发售！

回复支持反对

使用道具举报

发新帖

站长推荐 /1

|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-29 00:14 , Processed in 0.061150 second(s), 25 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表