集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 1340|回复: 2

在线等————求助大侠,VHDL(我是新手)

[复制链接]
yuchen 发表于 2011-3-8 19:30:23 | 显示全部楼层 |阅读模式
本帖最后由 yuchen 于 2011-3-8 19:31 编辑

Error: Top-level design entity "yu" is undefined
我的“entity”名字是“yureg”
请问错误怎么回事?
至芯苏老师 发表于 2011-3-9 22:26:32 | 显示全部楼层
你用的是Q2吧,在工程设置里面,点击general ,把第一个名字TOPNAME改成YUREG
670687308 发表于 2011-3-10 10:42:41 | 显示全部楼层
回复一下,挣回点银子
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-29 14:43 , Processed in 0.060105 second(s), 21 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表