ISDF2016经典之K3：英特尔SoC FPGA计算加速应用演示

09
        希望它等得不是太久。
        OK。
        大家可以看见，这下面蓝色的进度条，实际上是我们实时统计的，在我们这块FPGA运行的硬件加速器实现的DPD中间的一个矩阵算法的速度。
        红色的是这边纯软件的一个performance。
        大家可以看见，基本上它的运行速率的差异，也就是说，居于我们的FPGA的硬件加速，是我们纯软件方案的将近120倍。
        这个速度太快了。
        像这样的一个结果，说明如果你利用SOC FPGA这样的一个架构，可以让你的DPD的运行速度，得到了上百倍的一个提升。

10
        （杨旭）硬件加速比软件加速快出120多倍，这性能很明显，但是资源上消耗怎么样？
       
        （Claude）你问了一个好问题。
        刚才我谈到了，我们是基于Intel的SOC FPGA，在我们最新的SOC FPGA里面，比如说Arria 10，以及你刚才给大家展示的Stratix 10 FPGA，我们提供了非常独特的硬件浮点处理计算单元。
        在这用我们的硬件浮点运算单元，我们可以极大地缩减我们这种加速器方案所需要的FPGA的资源。
        象我们这边有一个统计，对我这样一个演示电路的加速器，这个矩阵运算加速来说。
        如果没有我们的硬件浮点计算单元，我们可能需要我们芯片资源的28%，也就是超过1/4的逻辑资源，来实现这样的一个加速器。

11
        但是，由于我们有了独特的硬浮点处理单元，我们可以吸收所有的原来为了实现这一浮点的操作所需要的那些寄存器、查找表，那么多资源，降低到原来的1/22。
        看，基本上1%的逻辑资源就够了。
        这是一个非常大的成本的一个节约。
        这样特别是对于我刚才提到的大规模智能天线的系统来说，可以想象，这将是一个多么巨大的一个提升啊。
        这样子，让你的效率，如果我没有这样的技术，让我的DPD效率从原来的30%，提高到40%。
        我们进步的每一个百分点，也就意味着1W甚至2W的功放的一个功耗。
        也就是说，大家都知道，全世界最大的无线通讯网络，就在我们中国，中移动通信。

12
        它已经不是成千上万了，它是上百万的基站单元，构成了这样一个蜂窝无线网络。
        那么你说每根天线是1W的功耗，意味着非常巨大的功耗的节约。
        对我们的未来，绿色设备是非常大的价值所在。

        （杨旭）非常感谢Claude，谢谢你！