跟李凡老师学FPGA工程D05：高速电路的信号完整性，BGA扇出（20170518课堂笔记）

跟李凡老师学FPGA工程D05：高速电路的信号完整性，BGA扇出（20170518课堂笔记）

用笨笔头整理课堂笔记，用以备忘，温故而知新。
整理文稿的细节处未能一一体现李凡老师讲课精髓和独特风采，有待下一步补充完善。
感谢李凡老师博大精深的学识、孜孜不倦的教诲，并敬请李凡老师原谅本人拙劣的课堂笔记。

近期精彩课程安排如下图。
实际执行可能会有所调整，谨供参考。

0902
        看看我们同学能不能加把劲，把这个板子做出来。
        虽然这个板子内容不多，但是我们做完了，我们就有这方面的经验了。
        我说过很多次，虽然这个板子上面的设备并不多，也是个八层板，但是我们做过一次，其中那些高速板的要素，可以说一个都不少，全部带上。
       

0903
        你能做这个，你就能做两个新的，DDR、DDR2、DDR3，三个都可以。
        方法是这样，无非是工作量增加了。
        今天呢，我们做后工艺处理，之后我们介绍一下信号完整性，就是板级仿真。
        Altium Design或者是Cadence给出的板级仿真。
        之后呢，我们留出时间来，争取我们在毕业之前能够完整地有这么一个自己的板子。
        我们应聘的时候，你可以准备一份纸质的设计报告，写上你自己的名字。
        然后呢，你这个高速板的整个的文件，工程文件夹，如果是你自己做完的，你可以给你的用人单位看一下。       

感谢李凡老师的资料,谢谢分享

感谢李凡老师的资料,谢谢分享

6