LPC2131基于CPLD的CAN接口设计

引 言

　　Philips公司的LPC213l是基于ARM7TDMI-S的高性能32位RISC微控制器。它具有ARM处理器的所有优点——低功耗、高性能和较为丰富的片上资源，但LPC2131内部没有集成CAN控制器，而无法利用CAN总线来进行通信。为了使得LPC2131能够利用CAN总线进行通信，可以通过外部扩展来实现其功能。目前，比较普通的方法是在LPC2131的外部采用CAN控制器设计CAN总线接口。LPC2131与CAN控制器的接口电路如图1所示。

　　这种方法中，LPC2131是通过GPIO口与CAN控制器SJA1000相连实现数据交互的。LPC2131通过寄存器IOSET／IOCLR来设定I／O口的高／低状态，虽然可以同时置位／拉低选定的引脚，但不能同时将某些口线拉高而将某些口线拉低。假定P0[15：8]初始状态为0xa5，若将P0[15：8]同时变为0x5a，则必须通过IO0SET和IO0CLR两次进行。程序实现如下：

　　PINSEL0=0x00000000；

　　IO0DIR=0x0000FF00；

　　IO0SET=0x5a00；

　　IO0CLR=0xa500；

　　P0[15：8]上会出现0xFF的中间状态。在高速通信系统中，这些中间状态可能会造成损失。虽然可以通过IO0PIN进行操作来消除这样的中间状态，但是Philips公司不推荐这种做法，非必要时尽量不要使用。


CAN驱动器接口芯片与LPC2131的串口接口电平上是相互匹配的，因此理论上可以将二者直接连接，采用串行通信方式实现。采用CAN总线通信，在长距离通信时，CAN总线两端要加终端电阻。其作用是避免数据传输又反射回来，产生反射波而使数据遭到破坏；同时，能提高总线传输的抗干扰能力。理论上，在每个接收数据信号的中点进行采样时，只要反射信号在开始采样时衰减到足够低就可以不考虑匹配。通常判断原则是根据数据速率和电缆长度进行匹配的，但这在实际中难以掌握，一般都是依据经验进行设计。

　　可编程逻辑器件(PLD)是20世纪70年代在ASIC设计的基础上发展起来的一种新型逻辑器件。20世纪80年代末，美国Altera和Xilinx公司分别推出大规模和超大规模的复杂可编程逻辑器件(CPLD)及现场可编程逻辑门阵列器件(FPGA)。自从进入20世纪90年代以来，可编程逻辑器件得到了飞速发展，向高度集成、高速度和低价位方向不断迈进；其应用领域不断扩大，可用于状态机、同步、译码、解码、计数、总线接口和串并转换等很多方面。使用CPLD可以提高系统集成度，降低噪声，增强系统可靠性并降低成本。


CPLD技术的出现，为我们提供了一种有效的解决办法：在CAN驱动器接口与LPC2131之间接一块CPLD，对CPLD进行功能编程，使其负责串行总线的数据传输和防止CAN发送反射。

　　选择Altera公司MAX3000A系列的型号为EPM3128ATC100-7(简称“EPM3128”)的CPLD芯片。此芯片兼容3.3 V和5 V的I／O 口。这样，LPC2131、EPM3128和TJA1040在I／O电平上是相互匹配的。


1 EPM3128接口定义

Philips公司的LPC213l是基于ARM7TDMI-S的高性能32位RISC微控制器。它具有ARM处理器的所有优点——低功耗、高性能和较为丰富的片上资源，但LPC2131内部没有集成CAN控制器，而无法利用CAN总线来进行通信。为了使得LPC2131能够利用CAN总线进行通信，可以通过外部扩展来实现其功能。目前，比较普通的方法是在LPC2131的外部采用CAN控制器设计CAN总线接口。LPC2131与CAN控制器的接口电路如图1所示。

谢谢分享！

LPC2131基于CPLD的CAN接口设计

666666666666666666666