集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 1602|回复: 6

常用逻辑的Verilog_HDL_实现

[复制链接]
星宇 发表于 2017-7-26 09:27:44 | 显示全部楼层 |阅读模式

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
晓灰灰 发表于 2017-7-26 09:50:38 | 显示全部楼层
谢谢楼主分享
fpga_feixiang 发表于 2017-7-26 13:57:41 | 显示全部楼层
常用逻辑的Verilog_HDL_实现
4798345 发表于 2017-7-26 18:28:00 | 显示全部楼层
常用逻辑的Verilog_HDL_实现
芙蓉王 发表于 2017-7-27 09:55:53 | 显示全部楼层
             感谢楼主分享
zhiweiqiang33 发表于 2017-7-27 17:44:07 | 显示全部楼层
希望这些资料能够对大家学习有所帮助
雷磊 发表于 2023-6-25 16:34:17 | 显示全部楼层
Verilog HDL设计的要点
http://www.fpgaw.com/forum.php?m ... 8&fromuid=54563
(出处: 集成电路技术分享)
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-11-16 14:55 , Processed in 0.065063 second(s), 21 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表