CPLD/FPGA技术的现状及发展前景

CPLD/FPGA技术的现状及发展前景
PLD是可编程逻辑器件（Programable Logic Device）的简称，FPGA是现场可编程门阵列（Field Programable Gate Array)的简称，两者的功能基本相同，只是实现原理略有不同，所以我们有时可以忽略这两者的区别，统称为可编程逻辑器件或PLD/FPGA。
   PLD是电子设计领域中最具活力和发展前途的一项技术，它的影响丝毫不亚于70年代单片机的发明和使用。PLD能完成任何数字器件的功能，上至高性能CPU,下至简单的74电路，都可以用PLD来实现。PLD如同一张白纸或是一堆积木，工程师可以通过传统的原理图输入法，或是硬件描述语言自由的设计一个数字系统。通过软件仿真，我们可以事先验证设计的正确性。在PCB完成以后，还可以利用PLD的在线修改能力，随时修改设计而不必改动硬件电路。使用PLD来开发数字电路，可以大大缩短设计时间，减少PCB面积，提高系统的可靠性。 PLD的这些优点使得PLD技术在90年代以后得到飞速的发展，同时也大大推动了EDA软件和硬件描述语言（HDL)的进步。
    开发PLD需要了解两个部分,PLD/FPGA开发软件和PLD/FPGA本身。PLD/FPGA开发软件已经发展的相当完善，用户甚至可以不用详细了解PLD的内部结构，也可以用自己熟悉的方法：如原理图输入或HDL语言来完成相当优秀的PLD设计。PLD/FPGA的开发软件包括Altera公司的 QuartusII 、Xilinx 公司的ISE WebPack、Lattice 公司的isplever Base。对于PLD产品，一般分为：基于乘积项（Product-Term）技术，EEPROM（或Flash）工艺的中小规模PLD，以及基于查找表（Look-Up table）技术，SRAM工艺的大规模PLD/FPGA。EEPROM工艺的PLD密度小，多用于5,000门以下的小规模设计，适合做复杂的组合逻辑，如译码。SRAM工艺的PLD(FPGA)，密度高，触发器多，多用于10,000门以上的大规模设计，适合做复杂的时序逻辑，如数字信号处理和各种算法。
电子设计自动化（EDA）的实现是与CPLD/FPGA技术的迅速发展息息相关的。CPLD/FPGA是80年代中后期出现的，其特点是具有用户可编程的特性。利用PLD/FPGA，电子系统设计工程师可以在实验室中设计出专用IC，实现系统的集成，从而大大缩短了产品开发、上市的时间，降低了开发成本。此外，CPLD/FPGA还具有静态可重复编程或在线动态重构特性，使硬件的功能可象软件一样通过编程来修改，不仅使设计修改和产品升级变得十分方便，而且极大地提高了电子系统的灵活性和通用能力。
电子设计自动化（EDA）的实现是与CPLD/FPGA技术的迅速发展息息相关的。CPLD/FPGA是80年代中后期出现的，其特点是具有用户可编程的特性。利用PLD/FPGA，电子系统设计工程师可以在实验室中设计出专用IC，实现系统的集成，从而大大缩短了产品开发、上市的时间，降低了开发成本。此外，CPLD/FPGA还具有静态可重复编程或在线动态重构特性，使硬件的功能可象软件一样通过编程来修改，不仅使设计修改和产品升级变得十分方便，而且极大地提高了电子系统的灵活性和通用能力。
CPLD/FPGA能用于数字频率计、数字滤波器的设计与实现、视频信号运动检测、应用于多路数据采集系统、直接数字频率合成技术设计和数字信号处理等诸多方面。
自1985年Xilinx公司推出第一片现场可编程逻辑器件（FPGA）至今，FPGA已经历了十几年的发展历史。在这十几年的发展过程中，以FPGA为代表的数字系统现场集成技术取得了惊人的发展：现场可编程逻辑器件从最初的1200个可利用门，发展到90年代的25万个可利用门，乃至当新世纪来临之即，国际上现场可编程逻辑器件的著名厂商Altera公司、Xilinx公司又陆续推出了数百万门的单片FPGA芯片，将现场可编程器件的集成度提高到一个新的水平。
纵观现场可编程逻辑器件的发展历史，其之所以具有巨大的市场吸引力，根本在于：FPGA不仅可以解决电子系统小型化、低功耗、高可靠性等问题，而且其开发周期短、开发软件投入少、芯片价格不断降低，促使FPGA越来越多地取代了ASIC的市场，特别是对小批量、多品种的产品需求，使FPGA成为首选。
目前，FPGA的主要发展动向是：随着大规模现场可编程逻辑器件的发展，系统设计进入"片上可编程系统"（SOPC）的新纪元；芯片朝着高密度、低压、低功耗方向挺进；国际各大公司都在积极扩充其IP库，以优化的资源更好的满足用户的需求，扩大市场；特别是引人注目的所谓FPGA动态可重构技术的开拓，将推动数字系统设计观念的巨大转变。
以FPGA为代表的数字系统现场集成技术发展的一些新动向，归纳起来有以下几点：
一、 深亚微米技术的发展正在推动了片上系统（SOPC）的发展。
越来越多的复杂IC需要利用SOPC技术来制造。而SOPC要利用深亚微米技术才能实现。随着深亚微米技术的发展，使SOPC的实现成为可能。与以往的芯片设计不同，SOPC需要对设计IC和在产品中实现的方法进行根本的重新评价。新的SOPC世界要求一种着重于快速投放市场的，具有可重构性、高效自动化的设计方法。这种方法的主要要素是：1.系统级设计方法；2.高级的多处理器和特长指令字（VLIW）；3.应用级映射和编译。但是，真正推动SOPC设计的将是系统级设计而不是特定的硬件或软件设计方法（如下图所示）。系统级设计是把一个应用当作一个并行的通信任务系统的设计。着重点放在设计活动的并行性以及在整个应用中利用高度并发的、平行的特性。在SOPC领域中所要求的关键技术是在这些平台上把一个应用的系统级描述转化成一个高效率的实现。
为了实现SOPC，国际上著名的现场可编程逻辑器件的厂商Altera公司、Xilinx公司都为此在努力，开发出适于系统集成的新器件和开发工具，这又进一步促进了SOPC的发展。
二、芯片朝着高密度、低压、低功耗的方向挺进。
采用深亚微米的半导体工艺后，器件在性能提高的同时，价格也在逐步降低。由于便携式应用产品的发展，对现场可编程器件的低压、低功耗的要求日益迫切。因此，无论那个厂家、哪种类型的产品，都在瞄准这个方向而努力。例如在前面所提到的Xilinx公司的SpantanTM系列的FPGA、Altera公司的APEX 20KE器件、ACEX系列以及Actel公司的SX系列产品都是向高密度、低压、低功耗发展的典范。不仅如此，更有新型的公司以其特色的技术加入低压、低功耗芯片的竞争。典型的如Philips Semiconductors推出的 CoolRunner 960，是一种具有960个宏单元的CPLD，无论在何种应用中，都能提供标准的6ns传输延迟、工作于3v的电压下。该器件低功耗的关键是采用了Zero Power互连阵列，它用一个由外部逻辑实现的CMOS门，代替了其它CPLD常用的对电流敏感的运放。这样当其它的相等规模的CPLD需要消耗250mA的静电流时，CoolRunner 960的耗电不到100mA。
三、IP库的发展及其作用。
为了更好的满足设计人员的需要，扩大市场，各大现场可编程逻辑器件的厂商都在不断的扩充其知识产权（IP）核心库。这些核心库都是预定义的、经过测试和验证的、优化的、可保证正确的功能。设计人员可以利用这些现成的IP库资源，高效准确的完成复杂片上的系统设计。典型的IP核心库有Xilinx公司提供的 LogiCORE和AllianceCORE。
四、FPGA动态可重构技术意义深远。
随着数字逻辑系统功能复杂化的需求，单片系统的芯片正朝着超大规模、高密度的方向发展。与此同时，人们却发现一个有趣的现象，即一个超大规模的数字时序系统芯片，在其工作时，从时间轴上来看，并不是每一瞬间系统的各个部分都在工作，而系统是各个局部模块功能在时间链上的总成。同时，人们还发现，基于 SRAM编程的FPGA可以在外部逻辑的控制下，通过存储于存储器中不同的目标系统数据的重新下载，来实现芯片逻辑功能的改变。正是基于这个称之为静态系统重构的技术，有人设想，能不能利用芯片的这种分时复用特性，用较小规模的FPGA芯片来实现更大规模的数字时序系统。在研究过程中，有人尝试了这种设想，发现常规的SRAM的FPGA只能实现静态系统重构。这是因为该芯片功能的重新配置大约需要数毫秒到数十毫秒量级的时间；而在重新配置数据的过程中，旧的逻辑功能失去，新的逻辑功能尚未建立，电路逻辑在时间轴上断裂，系统功能无法动态连接。但是，要实现高速的动态重构，要求芯片功能的重新配置时间缩短到纳秒量级，这就需要对FPGA的结构进行革新。可以预见，一旦实现了FPGA的动态重构，则将引发数字系统的设计的思想的巨大转变。
综上所述，我们可以看到在新世纪，以FPGA为代表的数字系统现场集成技术正朝着以下几个方向发展。
1、随着便携式设备需求的增长，对现场可编程器件的低压、低功耗的要求日益迫切。
2、芯片向大规模系统芯片挺进，力求在大规模应用中取代ASIC。
3、为增强市场竞争力，各大厂商都在积极推广其知识产权IP库。
4、动态可重构技术的发展，将带来系统设计方法的转变。

CPLD/FPGA技术的现状及发展前景

芯片朝着高密度、低压、低功耗的方向挺进。

低功耗高集成的FPGA大势

PLD是可编程逻辑器件（Programable Logic Device）的简称，FPGA是现场可编程门阵列（Field Programable Gate Array)的简称，两者的功能基本相同，只是实现原理略有不同，所以我们有时可以忽略这两者的区别，统称为可编程逻辑器件或PLD/FPGA。
以前总记不住，多记几次就好啦