MIPSfpga讲座（中文）v1.2

MIPSfpga AHB-Lite总线

        AHB-Lite总线：
                用于内存和外围设备的交互

MIPSfpga UDI 接口, 中断

        UDI（用户定义接口单元）：
                允许用户自定义指令
        中断接口：
                用于硬件中断

MIPSfpga UDI 接口, 中断
       
        COP2接口：
                协处理器2的接口

MIPSfpga内核规格

•商业microAptiv内核
        –5 级流水线
        –4 KB 2 路组相联的指令和数据缓存
        –16项TLB的MMU（内存管理单元）
        –性能计数器、输入同步器
        –没有DSP、协处理器2 或影子寄存器
        –接口:
                •AHB-Lite总线
                •EJTAG编程器/调试器
                •用于用户自定义指令的扩展

MIPSfpga五级流水

MIPSfpga操作模式

•内核
•用户
•调试
       
复位时，处理器在内核模式中开始，然后跳转到地址为0xbfc00000的复位向量

MIPSfpga存储映射

       

MIPSfpga存储映射

MIPSfpga概览

• 材料组织
• MIPS体系结构的历史
• MIPSfpga
        – 背景
        – 内核和系统
        – 接口
                • 系统接口
                • AHB-Lite总线
                • EJTAG
                • FPGA 板

MIPSfpga系统