集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
楼主: lcytms

基于NETFPGA的可重构科学计算平台

[复制链接]
晓灰灰 发表于 2017-10-18 11:41:11 | 显示全部楼层
基于NETFPGA的可重构科学计算平台
 楼主| lcytms 发表于 2017-10-18 11:48:54 | 显示全部楼层
进行引脚设置以后,系统会自动生成VHDL、Verilog、SystemC这三种硬件描述语言的模板,用户根据所需功能修改模板,即可完成模块设计。

VHDL语言模板

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
 楼主| lcytms 发表于 2017-10-18 11:51:13 | 显示全部楼层
Verilog语言模板

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
 楼主| lcytms 发表于 2017-10-18 13:55:42 | 显示全部楼层
SystemC语言模板- 头文件

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
 楼主| lcytms 发表于 2017-10-18 13:57:45 | 显示全部楼层
SystemC语言模板- 程序文件

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
 楼主| lcytms 发表于 2017-10-18 13:58:35 | 显示全部楼层
编辑完成,点击:“QUIT”按钮,系统后自动完成元件的建立。
IP Core元件例子
 楼主| lcytms 发表于 2017-10-18 14:00:01 | 显示全部楼层
2.2.4超级模块元件

超级元件是指由多种不同的元件组合起来的元件,用户可以根据需要使用 组合逻辑元件、时序逻辑元件、IP Core元件 来建立超级元件,另外超级元件也可由数个超级元件组成。

超级元件内部
超级逻辑元件例子

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
 楼主| lcytms 发表于 2017-10-18 14:01:42 | 显示全部楼层
2.2.5编译器模块

VHDL编译器,可以将Scicos-HDL中设计的硬件电路输出成为可综合的VHDL语言代码。
Verilog编译器,可以将Scicos-HDL中设计的硬件电路输出成为可综合的Verilog语言代码。
SystemC编译器,可以将Scicos-HDL中设计的硬件电路输出成为可综合的SystemC语言代码。
 楼主| lcytms 发表于 2017-10-18 14:03:16 | 显示全部楼层
2.2.6虚拟仪器模块

虚拟仪器模块主要是针对元件电路调试和仿真中经常使用的几种元件和仪器进行虚拟化。
但更多的Scicos-HDL中可以Scicos本身众多的元件作为虚拟仪器元件。

8位的ADC 与 DAC 元件

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
 楼主| lcytms 发表于 2017-10-18 14:05:07 | 显示全部楼层
图像的读取和显示元件

示波器元件

波形发生器元件

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-23 23:29 , Processed in 0.061289 second(s), 17 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表