IFTD17经典回顾1：Intel Stratix 10 FPGA及SoC

Intel® HyperFlex™ Architecture Solves Routing Challenge
英特尔®HyperFlex™体系结构解决了路由挑战


FPGA performance gains not keeping pace                        FPGA的性能提升速度跟不上

Routing delay dominates performance bottlenecks                路由延迟主导着性能瓶颈

Wider buses not the solution: increases congestion                更宽的总线不是解决办法：增加拥堵

Innovations needed in routing                                        需要针对路由进行创新

Intel® Stratix® 10 Architecture Innovations
英特尔®Stratix®10架构创新

“Registers Everywhere”                                                “寄存器无处不在”

Adds Hyper-Registers in all routing segments                在所有路由段中添加超级寄存器

Hyper-Aware design tools                                        超感知设计工具

Enables Key Optimizations:                                        启用关键优化：
        Hyper-Retiming                                                        超重定时
        Hyper-Pipelining                                                        超流水线
        Hyper-Optimization                                                超优化


2X Performance Enabled by HyperFlex Architecture        HyperFlex架构支持2X性能

FPGA Core Performance Limited by Critical Paths
FPGA核心性能受关键路径限制

Conventional Architecture                传统架构

Performance limited                        性能受限
        286 MHz (3.5 ns)

Optimizations with HyperFlex™ Minimize Critical Paths
使用HyperFlex™优化来最小化关键路径

Conventional Architecture                                传统架构
Performance limited                                        性能受限
        286 MHz (3.5 ns)

Use Hyper-Registers now in the routing                现在在路由中使用超级寄存器
        >2X speed gain                                                >2X 速度增益
        833 MHz (1.2 ns)

Intel® Stratix® 10 Core Performance
英特尔®Stratix®10核心性能

Three steps to achieve maximum performance                实现最高性能的三个步骤

Core Fmax Performance                                        核心Fmax性能
Stratix 10 vs Stratix V

Power Reduction Across Product Generations
各代产品的功率递减

Biggest efficiency gains from power techniques                        使用功耗技术获得最大的效率提升
        Low static power bins                                                        低静态功耗箱
        Block power gating                                                        Block功率门控
        Increasing I/O speeds                                                        提高I / O速度
        Fmax increase with HyperFlex                                        使用HyperFlex来增加Fmax

Use power techniques for maximum power reduction                使用电源技术来降低功耗

Enables Higher FPGA Adoption in the Data Center
在数据中心实现更高的FPGA采用率

Five Stratix® V FPGAs                                五片Stratix®V FPGA
        PCIe Gen2 x8
        DDR3 x72 @ 800 MHz
        FPGA performance – 250 MHz                FPGA性能 - 250 MHz

One Stratix®10 FPGA                                一片Stratix®10 FPGA
        PCIe Gen3 x8
        DDR4 x72 @ 1333 MHz
        FPGA performance –500 MHz                        FPGA性能-500 MHz


HyperFlex™ Delivers                                HyperFlex™提供
        2X core performance of FPGA                FPGA的2X核心性能
        63% power reduction                                减少63％的功率

Power and Area Savings in Wireline Optical Switch
有线光开关的功率和面积节省情况

One Stratix® V FPGA                                一片Stratix®V FPGA
        900K LE device                                        900K LE设备
        FPGA performance – 350 MHz                FPGA性能 - 350 MHz

One Stratix® 10 FPGA                                一片Stratix®10 FPGA
        650K LE device                                        650K LE设备
        FPGA performance –700 MHz                        FPGA性能 - 700 MHz


HyperFlex™ Delivers                                HyperFlex™ 提供
        2X core performance                                2X核心性能
        30% less area with smaller bus                采用更小总线，减少30％的面积
        40% power reduction                                功率降低40％

Heterogeneous SiP integration
异构SiP集成

Next-Generation Transceiver Requirements
下一代收发器要求

Challenge:                                                                        挑战：
        Wide Range of Data Rates with Higher Speeds                        宽范围的数据速率，以及更高的速度
        New Modulation Formats                                                新的调制格式
        Rapidly Evolving Standards and Multi-Protocol Mix                迅速发展的标准和多协议混合


Need innovations to meet new connectivity requirements                需要创新来满足新的连接要求