学习之verilog-HDL课程设计之交通灯控制电路

小舍YZ · 发表于 2017-11-16 16:07:53

zhangyukun · 发表于 2017-11-17 10:11:32

学习之verilog-HDL课程设计之交通灯控制电路

zxopenljx · 发表于 2020-8-21 09:54:09

学习之verilog-HDL课程设计之交通灯控制电路

18799730091 · 发表于 2021-6-29 10:22:10

灯控制电路的设计1. 设计原理交通灯控制电路的原理框图如图3.3所示。其中，clkgen是分频器，将EDA实训仪主板提供的20MHz的主频经20000000分频后，得到电路所需的1Hz（秒）时钟。Cnt10de（两个）是十进制减法计数器，产生道路东西和南北通行和禁止的倒计时时间。Contr是控制电路，控制整个系统的工作。控制器接收倒计时的结果，当倒计时归0时，改变电路的控制模式，输出倒计时的初始

		自动登录	找回密码
密码			我要注册

学习之verilog-HDL课程设计之交通灯控制电路

本帖子中包含更多资源

站长推荐 /1