切换到窄版

fpga论坛|fpga设计论坛

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流 › VHDL里面的port是不是可以声明为任何类型
返回列表 发新帖
查看: 1815|回复: 2

VHDL里面的port是不是可以声明为任何类型

[复制链接]
vvt 发表于 2011-5-8 08:41:29 | 显示全部楼层 |阅读模式
VHDL里面的port是不是可以声明为任何类型
VHDL

相关帖子

FPGA工程师就业培训班（保就业）
回复

使用道具 举报

FPGA就业培训班招聘学员（保就业）
 楼主| vvt 发表于 2011-5-8 08:41:38 | 显示全部楼层
还是只能是std_logic
FPGA工程师就业培训班（保就业）
回复 支持 反对

使用道具 举报

h15994242630 发表于 2011-5-13 22:17:59 | 显示全部楼层
一般都是逻辑位或逻辑位矢量std_logic; std_logic_vector();还有bit bit_vector();
至芯科技ZX系列开发板正在火爆发售！
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-11-4 20:42 , Processed in 0.082453 second(s), 23 queries .

Powered by Discuz! X3.4

Copyright © 2001-2023, Tencent Cloud.

快速回复 返回顶部 返回列表