集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 3378|回复: 5

vhdl 中/=的含义

[复制链接]
fpga_feixiang 发表于 2017-12-4 10:20:26 | 显示全部楼层 |阅读模式
关系操作符的作用是将相同数据类型的数据对象进行数值比较或关系排序判断并
将结果以布尔类型(BOOLEAN)的数据表示出来即TRUE 或 FALSE 两种VHDL 提供了
如表4-1 所示的六种关系运算操作符 = (等于) /= (不等于) > (大于)
a[0]
output[0]
b[0]
a[1] output[1]
b[1]
a[2]
output[2]
b[2]
a[3] output[3]
b[3]
AND2 X 4
图4-4 例4-22 的实现电路
< (小于) >= (大于等于)和<= (小于等于)
VHDL 规定等于和不等于操作符的操作对象可以是VHDL 中的任何数据类型构成的
操作数例如对于标量型数据a 和b 如果它们的数据类型相同且数值也相同则(a=
b)的运算结果是TRUE (a /= b)的运算结果是FALSE 对于数组或记录类型(复合型
或称非标量型)的操作数VHDL 编译器将逐位比较对应位置各位数值的大小只有当等
号两边数据中的每一对应位全部相等时才返还BOOLEAN 结果 TRUE 对于不等号的比较
等号两边数据中的任一元素不等则判为不等返回值为TRUE
zxopenlz 发表于 2017-12-9 09:26:49 | 显示全部楼层
vhdl 中/=的含义
zxopenljx 发表于 2019-8-4 08:47:10 | 显示全部楼层
感谢楼主分享
zxopenljx 发表于 2020-3-17 18:12:21 | 显示全部楼层
vhdl 中/=的含义
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-23 23:58 , Processed in 0.059165 second(s), 22 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表