基于Max—Log—MAP算法的Turbo码的硬件设计与实现

基于Max—Log—MAP算法的Turbo码的硬件设计与实现

中文期刊文章

Turbo Codes' Hardware Design and Realization Based on Max-Log-Map Arithmetic

作　　者：刘小同 万国春 陈岚
作者机构：[1]同济大学电信学院,上海,200092;[2]江西科技师范学院,江西,南昌,330013;
出 版 物：《江西科技师范学院学报》 (Journal of Nanchang Vocational & Technical Techers' College)
年 卷 期：2005年 第4期

摘　　要：
Turbo码的应用使得信道编码技术发生了革命性的变化,其译码性能距离Shannon极限只有0.7dB,因而被广泛用于功率受限的无线信道.
针对3GPP TS 25.212协议给出的WCDMA系统中的Turbo编码器结构,提出了一种硬件实现方法,用Verilog HDL语言描述了译码器各功能模块,并在activeHDL中实现了编译和仿真.

页　　码：8-11页
主 题 词：        Turbo编/译码器                Max-Log-MAP算法                Verilog硬件描述语言                                        WCDMA
                Turbo eoder/eneoder,         Max-Log-MAP arithmetic         the description language of Verilog hardware
学科分类：F590.8
核心收录：暂无

基于Max—Log—MAP算法的Turbo码的硬件设计与实现
p1

基于Max—Log—MAP算法的Turbo码的硬件设计与实现
p2

基于Max—Log—MAP算法的Turbo码的硬件设计与实现
p3

基于Max—Log—MAP算法的Turbo码的硬件设计与实现
p4

基于Max—Log—MAP算法的Turbo码的硬件设计与实现
p5

基于Max—Log—MAP算法的Turbo码的硬件设计与实现

基于Max—Log—MAP算法的Turbo码的硬件设计与实现

基于Max—Log—MAP算法的Turbo码的硬件设计与实现