基于Verilog HDL的频率计的设计

基于Verilog HDL的频率计的设计

中文期刊文章

Verilog HDL-based Cymometer Design

作　　者：张兴娇 肖永江 廖建波 肖丽丽
Zhang Xingjiao, Xiao Yongjiang, Liao Jianbo, Xiao Lili （Pingxiang University, Pingxiang 337000, China）
作者机构：萍乡学院,江西萍乡337000
出 版 物：《萍乡学院学报》 (萍乡学院学报)
年 卷 期：2015年 第6期

摘　　要：
以Altera公司Cyclone IV系列EP4CE15F17C8N器件为核心,制作了一个宽带高频小信号频率计。
该系统将正弦信号通过硬件电路整形、放大、滤波后,用Verilog HDL实现分频、门控、计数、锁存、译码显示等设计,进行数据读取、运算和显示,正弦信号频率范围为1Hz-10MHz,有效值电压范围为50m V-1V,测量相对误差的绝对值不大于10-4。

页　　码：25-27页
主 题 词：                频率计                 FPGA         Verilog HDL
                        cymometer         FPGA         Verilog HDL
学科分类：TN98
核心收录：暂无

基于Verilog HDL的频率计的设计
p1

基于Verilog HDL的频率计的设计
p2

基于Verilog HDL的频率计的设计
p3

基于Verilog HDL的频率计的设计

基于Verilog HDL的频率计的设计

用Verilog HDL实现分频、门控、计数、锁存、译码显示等