集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 17506|回复: 51

夏宇闻教授FPGA视频教程合集(至芯科技FPGA培训视频教程)

[复制链接]
admin 发表于 2018-4-19 15:39:44 | 显示全部楼层 |阅读模式
夏宇闻老师16岁考上清华并毕业于清华大学,北京航空航天大学教授,国内最早从事复杂数字逻辑和嵌入式系统设计的专家,与国际设计界有密切的技术联系。
夏宇闻,于1968年自清华大学计算机技术与装置专业毕业、于1981年在北京航空航天大学获得通信专业硕士,后考取教育部公派学者先后在新南威尔士大学、悉尼大学留学,回国后在北京航空航天大学电子信息工程学院任教授,退休前主要从事超大规模集成电路、数字系统、电子设计自动化方面的研究和教学。出版有若干集成电路设计、Verilog方面的专著。

国内最早推广VERILOG设计方法,有丰富工程实践经验,曾获得包括国家发明二等奖在内的多项国家级奖励,是业界公认的大师。 夏宇闻老师为VERILOG设计方法在中国的推广和应用做了大量工作,曾编写和翻译的著作有《Verilog 数字系统设计教程》、《Verilog HDL 数字设计与综合》、《SystemVerilog 验证方法学》和《数字逻辑基础与Verilog设计》等,为VERILOG设计方法在中国的推广和发展作出了卓越的贡献。夏老师严谨负责,离休后仍贡献余热,担任北京至芯FPGA培训中心顾问。



提示 :视频需要缓冲一会
 楼主| admin 发表于 2018-4-19 15:42:53 | 显示全部楼层

RE: 夏宇闻教授FPGA视频教程合集(至芯科技FPGA培训视频教程)

硬件描述语言概述(至芯科技FPGA培训视频教程)
 楼主| admin 发表于 2018-4-20 00:47:12 | 显示全部楼层
top-down设计思想

 楼主| admin 发表于 2018-4-20 00:54:58 | 显示全部楼层
选择verilog还是vhdl
 楼主| admin 发表于 2018-4-20 00:59:18 | 显示全部楼层
verilog HDL用处

 楼主| admin 发表于 2018-4-20 01:04:04 | 显示全部楼层
05如何避免冒险竞争

 楼主| admin 发表于 2018-4-20 01:09:30 | 显示全部楼层
06 verilog中行为级和RTL级

 楼主| admin 发表于 2018-4-20 01:12:51 | 显示全部楼层
07verilog模块的编写和验证

 楼主| admin 发表于 2018-4-20 01:15:30 | 显示全部楼层
08modelsim和quartus的使用

 楼主| admin 发表于 2018-4-20 02:03:42 | 显示全部楼层
09verilog模块的基本构成要素

您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-11-15 10:11 , Processed in 0.066046 second(s), 22 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表