基于FPGA的快速数字锁相环实现

lcytms · 发表于 2018-6-8 09:01:28

基于FPGA的快速数字锁相环实现

中文期刊文章

作　　者：杨湲肖顺文邹文辉易欢李怡琳
作者机构：西华师范大学电子信息工程学院
出版物：《乐山师范学院学报》 (Journal of Leshan Normal University)
年卷期：2016年第8期

摘　　要：
根据数字锁相环的原理,本设计用VHDL语言实现了锁相功能。
本设计的数字锁相环是由数字鉴相器、数字环路滤波器、数字振荡器,相位调整模块组成。
在设计中对锁相时间与相位同步误差做了一定的调整,使本设计中的锁相环具有快速锁相,低同步误差等优点。
同时采用模块化设计,使得各个功能模块具有独立性强,修改方便等特点。
仿真结果表明:信号经过锁相环以后,能够很快地进入锁定状态并且具有很小的相位误差。

页　　码：24-28页
主题词：VHDL语言快速锁相低同步误差模块化设计相位误差
学科分类：TN791 TN911.8
核心收录：暂无

lcytms · 发表于 2018-6-8 09:03:34

基于FPGA的快速数字锁相环实现
p1

lcytms · 发表于 2018-6-8 09:04:41

基于FPGA的快速数字锁相环实现
p2

lcytms · 发表于 2018-6-8 09:05:55

基于FPGA的快速数字锁相环实现
p3

lcytms · 发表于 2018-6-8 09:07:36

基于FPGA的快速数字锁相环实现
p4

lcytms · 发表于 2018-6-8 09:08:33

基于FPGA的快速数字锁相环实现
p5

zhangyukun · 发表于 2018-6-8 09:40:02

基于FPGA的快速数字锁相环实现

fpga_feixiang · 发表于 2018-6-28 15:41:37

顶~~~~~~~~~~~~~~~~

		自动登录	找回密码
密码			我要注册

基于FPGA的快速数字锁相环实现

本帖子中包含更多资源

本帖子中包含更多资源

本帖子中包含更多资源

本帖子中包含更多资源

本帖子中包含更多资源

本帖子中包含更多资源

站长推荐 /1