集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 3909|回复: 8

基于VHDL语言的数字钟设计

[复制链接]
lcytms 发表于 2018-8-29 09:07:34 | 显示全部楼层 |阅读模式
基于VHDL语言的数字钟设计

中文期刊文章

作  者:张颖
作者机构:中国海洋大学信息科学与工程学院,山东青岛266100
出 版 物:《科技创新与应用》 (科技创新与应用)
年 卷 期:2017年 第12期

摘  要:
以自顶向下的模块化方法进行数字钟系统设计,采用VHDL语言编写各功能模块,原理图作为顶层文件的方式,在Quartus II集成开发环境里进行编译、仿真、综合,最后在线下载到实验箱进行调试,调试结果表明:数字钟的时间显示、调时和闹钟功能均可实现。

页  码:80-81页
主 题 词:EDA技术         VHDL         自顶向下                 数字钟
学科分类:TP311.52
核心收录:暂无

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
 楼主| lcytms 发表于 2018-8-29 09:08:39 | 显示全部楼层
基于VHDL语言的数字钟设计
p1

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
 楼主| lcytms 发表于 2018-8-29 09:10:17 | 显示全部楼层
基于VHDL语言的数字钟设计
p2

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
zhangyukun 发表于 2018-8-29 09:34:36 | 显示全部楼层
基于VHDL语言的数字钟设计
Sunlife 发表于 2018-9-23 18:04:58 | 显示全部楼层
                    
lixirui 发表于 2018-12-4 09:11:32 | 显示全部楼层
基于VHDL语言的数字钟设计
lixirui 发表于 2018-12-4 09:11:45 | 显示全部楼层
基于VHDL语言的数字钟设计
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-23 18:22 , Processed in 0.065833 second(s), 20 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表