集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 1491|回复: 2

verilog 的module的结构

[复制链接]
fpga_feixiang 发表于 2018-9-21 15:08:39 | 显示全部楼层 |阅读模式
module的结构
/*
VHDL是由模块组成,嵌在module endmodule之间,其他语句均由 ';'  结束
*/
module add(a,b,c,sum,count);  //模块端口定义
    input [2:0] a,b;        
    input cin;
    output [2:0] sum;      
    output count;           //IO 定义
        //内部变量定义
        assign {count,sum} = a + b + cin;  // 功能定义
endmodule

---------------------
zhangyukun 发表于 2018-9-22 09:39:10 | 显示全部楼层
verilog 的module的结构
大鹏 发表于 2022-4-17 14:06:24 | 显示全部楼层
verilog 的module的结构
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-25 00:43 , Processed in 0.057729 second(s), 19 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表