集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 1271|回复: 3

verilog进程

[复制链接]
fpga_feixiang 发表于 2018-9-21 15:09:40 | 显示全部楼层 |阅读模式
assign和 always 块的逻辑功能是同时进行(并行)的,always内的逻辑是顺序执行的.

---------------------

Sunlife 发表于 2018-9-21 16:37:08 | 显示全部楼层
                 学习
zxopenljx 发表于 2025-8-8 17:28:45 | 显示全部楼层
verilog进程
zsl66666888 发表于 6 天前 | 显示全部楼层
很好的学习资料
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-8-21 17:52 , Processed in 0.065302 second(s), 20 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表