跟李凡老师学FPGA之VHDL基础D01（20160720课堂笔记）

lcytms · 发表于 2019-3-9 09:24:46

1420
发送文件。稍微休息一下。

1421
休息十分钟。

（休息）

lcytms · 发表于 2019-3-9 09:28:44

1428
（分享设计）。
拷贝粘贴。
打开设计报告。

lcytms · 发表于 2019-3-10 09:08:59

1429
（分享设计）。
设计报告。
状态转移图。

lcytms · 发表于 2019-3-13 09:18:57

1430
（分享设计）。
打开工程文件data_move.qpf。

lcytms · 发表于 2019-3-13 09:20:14

1431
（分享设计）。
做DDR2，这个有点问题。
有些信号是不要的。
重新来。
回到设计上，重新做。

lcytms · 发表于 2019-3-14 09:08:08

1432
（分享设计）。
修改设计。

lcytms · 发表于 2019-3-14 09:08:58

1433
（分享设计）。
修改设计。

lcytms · 发表于 2019-3-15 09:12:58

1434
（分享设计）。
修改设计。

lcytms · 发表于 2019-3-15 09:14:09

1435
（分享设计）。
修改设计。

lcytms · 发表于 2019-3-15 09:15:05

1436
（分享设计）。
修改设计。
Cke。

		自动登录	找回密码
密码			我要注册

站长推荐 /1