跟李凡老师学FPGA之VHDL基础D01（20160720课堂笔记）

1627
        （分享设计）。
        观察仿真波形。
        Calibration我们选skip的时候，肯定是跳过的。
        添加local_init_done信号。
        添加local_refresh_ack信号。
        重新做。

1628
        （分享设计）。
        观察仿真波形。
        Restart。
        保存下来。
        点OK。
        run –all。
        点全局放大持续刷新。
        这个时候就看得到它什么时候上电结束。
        你发信号只要握手local_rdata_valid，它会告诉你上电什么时候结束，那边什么时候该刷。
  

1629
        （分享设计）。
        观察仿真波形。
        好了。
        停下来。
        先clear一次，先清一次，然后再搬一次。
        可以选两次刷中间的位置。
        锁住global_reset_n。

1630
        （分享设计）。
        观察仿真波形。
        到上电正好结束。
        对齐上升沿。
        把频率改成时间。
        23745ns。
        这个就是对齐的上升沿信号。

1631
        （分享设计）。
        观察仿真波形。
        你要找到这个位置，人为地对齐这个上升沿。
        而且一定是在local_init_done之后。

1632
        （分享设计）。
        修改仿真代码。
        回到tb上。
        #23745.1，右侧逼近。
        做注解，启动一次块清除。

1633
        （分享设计）。
        修改仿真代码。
        Target_addr，给一个比较大的地址。

1634
        （分享设计）。
        修改仿真代码。
        我们做的是200M全速。
        5ns。
        #5。

1635
        （分享设计）。
        修改仿真代码。
        Deassert。
        clear=0。
        启动一次块清除。
        保存。
        回到library。
        打开work。
        找到tb文件，右键点recompile。
        检查一下，有没有错。
        没错，restart。
        Run –all，等一下。
        刷一下。

1636
        （分享设计）。
        观察仿真波形。
        还没有数据，先清一次，清完了以后再开始搬。
        分两次来做。
        成功了。
        接着刷。
        结束了应该是高电平。