跟李凡老师学FPGA之VHDL基础D01（20160720课堂笔记）

1647
        （分享设计）。
        观察仿真波形。
        Done了，做成了。
        现在做反标。
        回到Quartus。
        打开工具——脚本，Tcl Scripts。

1648
        （分享设计）。
        做反标。
        Tcl Scripts对话框中选择my_hpc_pin_assignments.tcl，点Run。
        打开Pin Planner。

1649
        （分享设计）。
        做反标。
        要先分配dqs。
        在这个位置上，在这，随你，双击。
        节点名打开，找到dqs[0]。
        点apply。
        它要约束出来，从哪边走，这个是必要的信息。
        否则它没法给你做反标。
        它要你告诉它，你准备让随路时钟从哪走，其它的信号它帮你布。
        再点close。
        你有两路嘛。
        双击。

1650
        （分享设计）。
        做反标。
        找到dqs[1]。
        随路时钟从哪走，它要你告诉它。
        好了。
        现在可以做全编译了。
        做反标的步骤，就按昨天发的消息做。

1651
        （分享设计）。
        做反标。
        你做全编译的过程，它就运行脚本了。
        它会帮你执行时序约束和布局约束。
        我们国内有些工程师做时序约束、布局约束很发憷嘛。
        这个不用做，它帮你做了。
        随路时钟是谁发给谁？
        读的时候，是器件发给逻辑的。
        写的时候是逻辑发给器件的。
        它是双向的。
        全编译报错。

1652
        （分享设计）。
        做反标。
        位置不对。
        这个我帮你做。
        FPGA做工程的时候，这个芯片必须要跟DDR2的芯片连上。
        哪个脚跟哪个脚连？
        它说的是这件事。
        在印制板上，FPGA的哪个脚要跟DDR2的dqs相连？
        连错了就走不起来。
        Dqs是两根线，8路随1路。
        Quartus要你告诉它，随路时钟准备从哪个地方走。

1653
        （分享设计）。
        做反标。
        把dqs[0]从B7改到B5上。
        全编译。

1654
        （分享设计）。
        做反标。
        全编译中。

1655
        （分享设计）。
        做反标。
        全编译中。
       

1656
        （分享设计）。
        做反标。
        时序分析它自动给你做了。
        通过了。

1657
        （分享设计）。
        拷贝工程。