低功耗高性价比FPGA器件增添多项新功能

串行接口常用于芯片至芯片和电路板至电路板之间的数据传输。随着系统的带宽不断增加至多吉比特范围，并行接口已经被高速串行链接，或SERDES （串化器/ 解串器）所取代 。然而，基于SERDES的FPGA往往价格昂贵，因为它们都是针对高端应用的FPGA器件。莱迪思(Lattice )半导体公司在这应用领域已经推出两款低成本带有SERDES的 FPGA器件系列基础上，日前又推出采用富士通公司先进的低功耗工艺，目前业界首款最低功耗与价格并拥有SERDES 功能的FPGA器件——中档的、采用65nm工艺技术的 LatticeECP3 系列。

LatticeECP3 FPGA架构图


　　莱迪思高级副总裁兼高密度解决方案总经理Sean Riley表示，LatticeECP3 FPGA系列拥有符合XAUI抖动标准的多协议3.2G SERDES、DDR3存储器接口、具有强大的DSP功能、高密度的片上存储器，以及多达149K 的LUT，所有这些器件的功耗与价格仅是具有SERDES 功能FPGA的竞争器件的一半。

　　Sean Riley介绍，LatticeECP3的静态功耗与竞争对手的同类产品相比要低于85%，总的功耗低于50%，其原因是在工艺制程上采用了可变的通道长度、优化了晶体管、改进布线等方法，从而对功耗进行了优化，可实现以最低的功耗实现高速串行协议。

　　据了解，低功耗 LatticeECP3 FPGA系列有5个成员，它们都能提供符合标准的多协议3G SERDES 、在同类产品中是首款拥有DDR/DDR2和DDR3存储器接口、高性能级联DSP slice适用于高性能射频、基带和图像信号处理。LatticeECP3 FPGA还提供中档FPGA系列中最快的LVDS I / O，能够处理1Gbps速率的输入和输出信号，还有高达6.8 M位的嵌入式存储器。逻辑密度的范围从17K LUT到149K LUT，用户的I / O数目高达586个。

　　除此之外，LatticeECP3 FPGA系列的多种创新特性还体现在以下几个方面：一是，符合10GbE XAUI抖动标准的3.2G Gbps SERDES，每个SERDES模块都具有混合并能够匹配多种协议的能力。包括PCI Express、CPRI、OBSAI、XAUI、Serial RapidIO和千兆位以太网。二是，专门设计了SERDES /PCS块，使短延迟变化的CPRI链路设计能用于远程射频头连接的无线基站。三是符合SMPTE串行数字接口标准，每个SERDES通道都能单独地支持 3G 、HD和SD /DVB -ASI视频广播信号，这种功能是莱迪思独有的技术。拥有三速率支持功能且无需采用任何过采样技术，能尽可能少地消耗功率。四是通过组合多个DSP slice，可实现36位x 36位的乘法和累加模块，每个slice都能以500MHz 的频率工作。DSP slices还具有创新的级联功能，能实行宽的ALU及加法树的功能，且不会出现FPGA逻辑的性能瓶颈现象。五是具有800Mbps的DDR3存储器接口，并有内置的读和写可调余量的功能。六是输入延时块的1Gbps LVDS I / O，能与高性能的ADC和DAC 相连接。

　　Sean Riley说，LatticeECP3 FPGA由于拥有了这些功能，非常适合于大批量的成本和功耗敏感的无线基础设施和有线接入设备的开发，以及视频和图像方面的应用。

　　与此同时，莱迪思还推出了ispLEVER 设计工具套件7.2版本的Service Pack 1支持LatticeECP3 FPGA系列。ispLEVER设计工具套件拥有全方位的设计环境。针对所有的设计任务，提供了一套完整的功能强大的工具，包括项目管理、IP集成、设计规划、布局和布线、在系统逻辑分析等。

6