集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
楼主: TCL

学习verilog一段时间 小结

[复制链接]
youyouch 发表于 2010-10-11 10:49:30 | 显示全部楼层
同在学习中啊,楼主加油。。
wxywxyno1 发表于 2010-10-13 22:44:39 | 显示全部楼层
发奋中。。。
cappuccino137 发表于 2010-11-8 10:55:59 | 显示全部楼层
厉害!学习!
littlepen 发表于 2010-11-13 09:31:50 | 显示全部楼层
谢谢分享拉了拉
weibode01 发表于 2010-11-13 19:02:51 | 显示全部楼层
每个人的学习心得都不一样,不过还是可以借鉴的
cch1987 发表于 2010-11-15 22:31:43 | 显示全部楼层
真是经验之谈啊
weibode01 发表于 2010-11-16 12:28:38 | 显示全部楼层
还在这里呢、、、、、
hunao2000 发表于 2010-12-9 16:59:48 | 显示全部楼层
新手学习中,好经验,值得
longnv521 发表于 2010-12-10 13:12:46 | 显示全部楼层
正在学习中!一起学习!
baihan1987 发表于 2010-12-12 21:18:03 | 显示全部楼层
只有for-loop语句是可以综合的?求教,我听我的老师说好像在综合的时候最好不要用for循环呀?
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-11-23 12:26 , Processed in 0.063915 second(s), 17 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表