集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 2187|回复: 0

FPGA与DSP数据通信问题

[复制链接]
20080067 发表于 2010-4-29 12:07:20 | 显示全部楼层 |阅读模式
各位大虾:
    请教。
    关于FPGA和DSP的数据通信,通过DSP给片选和地址获取FPGA的数据。
    FPGA定义了16个引脚作为数据线。3个引脚作为地址线,1个引脚做片选,引脚电平均选用LVTTL电平标准。地址和片选定义为输入。数据为输出。19个引脚直接与DSP直接的相连。片选低电平有效,有效期间检测地址,根据地址发送数据到数据线。片选无效期间,不检测地址,数据线给高阻态。
    在调试过程中,片选无效时dsp访问其他外设,但是与fpga相连接的三位地址线会受到干扰,使dsp运行不正常。这种情况时有时无。
    我自己分析,三位地址线在fpga上时做为输入的,不应该会对地址线有置位操作。是否是引脚的设置上有问题?
    请教各位,这是什么原因引起的。
    谢谢!
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-23 23:35 , Processed in 0.057142 second(s), 19 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表