集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
楼主: CPLD

010夏宇闻教授视频之FPGA设计中verilog模块中的信号(至芯科技FPGA培训视频教程)

[复制链接]
kobe1217241530 发表于 2014-9-22 13:23:11 | 显示全部楼层
楼主好样的!
学者long 发表于 2014-10-2 17:40:40 | 显示全部楼层
坚持学习,才有所获
wla0123 发表于 2014-10-10 02:35:34 | 显示全部楼层
学习学习,看看
zcx001 发表于 2014-10-12 14:58:11 | 显示全部楼层
谢谢楼主~~·
windqf 发表于 2014-10-31 14:57:21 | 显示全部楼层
好东西,必须支持
whkmlqx 发表于 2014-11-25 20:17:08 | 显示全部楼层
学习了,谢谢
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-11-23 15:40 , Processed in 0.083488 second(s), 17 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表