集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
楼主: CPLD

010夏宇闻教授视频之FPGA设计中verilog模块中的信号(至芯科技FPGA培训视频教程)

[复制链接]
琴声悠扬 发表于 2015-7-3 02:04:47 | 显示全部楼层
值得学习   看看  
xxin850130 发表于 2015-7-5 22:18:21 | 显示全部楼层
视频不错,刚开始学习
渐渐的 发表于 2016-2-23 14:09:21 | 显示全部楼层
果断来看贴,,,
起名字真难 发表于 2016-3-9 09:42:42 | 显示全部楼层
多谢楼主啊
kkecty 发表于 2016-3-14 16:30:04 | 显示全部楼层
学习下,谢谢
仰望 发表于 2016-6-26 20:12:11 | 显示全部楼层
新手上路,学习一下!
芙蓉王 发表于 2016-9-18 17:15:31 | 显示全部楼层
              感谢楼主
1146680789 发表于 2016-11-29 21:55:51 | 显示全部楼层
视频怎么下载,1111111111
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-2-28 00:06 , Processed in 0.061542 second(s), 17 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表