集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
楼主: CPLD

011夏宇闻教授视频之FPGA设计中verilog中reg和wire的不同点(至芯科技FPGA培训视频...

[复制链接]
安圣基 发表于 2012-1-5 22:49:14 | 显示全部楼层
反对哥哥哥哥哥哥哥哥哥哥哥
wuwuwu 发表于 2012-1-6 19:32:48 | 显示全部楼层
DFASFAFASDFAFDAF
aifei6655 发表于 2012-1-9 22:18:57 | 显示全部楼层
希望能有独特的解释!!
sblpp 发表于 2012-2-9 17:20:23 | 显示全部楼层
好东西,下了看看
private80 发表于 2012-2-11 12:08:11 | 显示全部楼层
本人正在学习中,感谢版主啊!!!
niexiaohui 发表于 2012-2-11 15:39:28 | 显示全部楼层
谢谢!楼主!
niexiaohui 发表于 2012-2-11 15:40:36 | 显示全部楼层
谢谢!楼主!
shzsy2006 发表于 2012-2-23 10:10:16 | 显示全部楼层
多谢 多谢 多谢
yangyangking 发表于 2012-2-23 20:46:19 | 显示全部楼层
谢谢分享!!!
麻辣牛6 发表于 2012-2-28 16:42:15 | 显示全部楼层
正好想了解下 回复~~~~~
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-11-15 13:02 , Processed in 0.063029 second(s), 17 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表