集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
楼主: CPLD

011夏宇闻教授视频之FPGA设计中verilog中reg和wire的不同点(至芯科技FPGA培训视频...

[复制链接]
纠结clg 发表于 2013-1-8 16:03:18 | 显示全部楼层
很好很好好好好
651673157 发表于 2013-2-20 23:23:50 | 显示全部楼层
andyzhao365 发表于 2013-2-24 10:35:44 | 显示全部楼层
sbdfbsdfbsdfbsdfb
younghit 发表于 2013-4-15 21:59:50 | 显示全部楼层
这个还是很不错的!
cowei 发表于 2013-5-26 21:21:54 | 显示全部楼层
xuexixuexi
daijc1709 发表于 2013-6-13 20:12:00 | 显示全部楼层
楼主辛苦了
wenyipeng 发表于 2013-6-24 16:17:57 | 显示全部楼层
顶一个,谢谢分享
fengwenjiong 发表于 2013-7-3 13:23:41 | 显示全部楼层
好东西好东西好东西好东西好东西好东西好东西好东西
seupjl 发表于 2013-7-31 11:47:53 | 显示全部楼层
顶顶顶顶顶顶顶顶顶顶顶顶顶顶
jiangminmin 发表于 2013-8-5 09:50:34 | 显示全部楼层
学习下先。
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-11-15 12:45 , Processed in 0.061212 second(s), 17 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表