集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
楼主: CPLD

011夏宇闻教授视频之FPGA设计中verilog中reg和wire的不同点(至芯科技FPGA培训视频...

[复制链接]
jiangminmin 发表于 2013-8-5 10:00:24 | 显示全部楼层
挺好的视频,感谢楼主分享。
xudaying 发表于 2013-8-9 16:41:41 | 显示全部楼层
新手上路~~~ 嘿嘿
duanbx008 发表于 2013-12-1 22:14:38 | 显示全部楼层
看中、、、、、、、、、、
terry_yung 发表于 2014-4-6 10:00:59 | 显示全部楼层
啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊啊
hanhp 发表于 2014-4-9 16:45:13 | 显示全部楼层
学习学习学习学习
施楠 发表于 2014-4-15 14:54:15 | 显示全部楼层
frequence_divider_8frequence_divider_8
bbqq 发表于 2014-4-17 08:55:00 | 显示全部楼层
继续加油,跑的最快。
杨锦绣 发表于 2014-4-17 18:55:58 | 显示全部楼层
好好好好好啊好
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-11-15 12:53 , Processed in 0.065096 second(s), 17 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表