[资料] STEP-MXO2实验-基本逻辑门【转帖】

一、实验简介


       本教程以实验为主，结合相应的实验案例，以详细的讲解和实验步骤让大家尽快熟悉FPGA开发的基本流程、Lattice Diamond软件平台的使用方法以及本节实验相关模块的工作原理。 所有的数字系统都是由基本的数字电路，也就是逻辑门构成，它们实现最基本的逻辑函数。我们可以通过布尔定律来分析和化简数字电路的逻辑，同时通过卡诺图帮助我们进行布尔函数的化简。希望大家通过对时序逻辑电路实验的学习，掌握以下知识要点：
熟悉和掌握FPGA开发的基本流程
掌握Lattice Diamond软件平台的基本使用方法
掌握基本逻辑门电路以及逻辑的分析和化简方法
掌握使用Verilog HDL语言描述时序逻辑电路的方法

二、 背景知识

所有计算机里的数据是以二进制的形式存储，这些二进制通常认为是逻辑值0（假）和逻辑值1（真）。对应的物理量可以认为是低电平和高电平。对于所有可能的逻辑输入，真值表定义了其对应的逻辑输出。一般包括3种基本的逻辑门：非门、与门和或门，通过这3种基本逻辑门来定义其他4中常用逻辑门：与非、或非、异或和同或。根据德摩根定律可以把真值表化成最小乘积项和或者最大和项积的逻辑表达式，以此构成逻辑电路。


三、 实验环境




      硬件环境：STEP FPGA实验平台

      软件环境：Lattice Diamond 开发环境


四、 实验部分

实验1-1:2输入基本门电路 http://www.stepfpga.com/bbs/foru ... d&tid=12&fromuid=96

实验1-2:2多输入基本门电路 http://www.stepfpga.com/bbs/foru ... d&tid=13&fromuid=96

实验1-3:卡诺图变换 http://www.stepfpga.com/bbs/foru ... d&tid=14&fromuid=96