在FPGA中是以何种形式实现VHDL的变量类型的？

在FPGA中是以何种形式实现VHDL的变量类型的？
答：There is no definite answer to this.  It depends on how you write your codes.  A variable in vhdl may be synthesized into a physical net,  or it may not exist at all in the resulting circuit. 文：没有明确的答案. 它取决于所编写的代码. Vhdl中的变量可能同步到物理网络中, 或者根本不可能存在于结果电路中. ）