verilog 语言程序编写框架

zxopenljx · 发表于 2019-4-15 09:38:40

Module 文件名（端口a，端口b，端口c，）；

端口声明（input output inout）；

数据类型声明[wire(默认线性) reg(寄存器类型)]；

功能模块
Endmodule

注释：parameter=>可修改变数参量；localpream=>不可修改变数参量。

晓灰灰 · 发表于 2019-4-15 16:03:45

verilog 语言程序编写框架

zhangyukun · 发表于 2019-4-16 09:15:36

verilog 语言程序编写框架

晓灰灰 · 发表于 2019-4-16 13:23:50

verilog 语言程序编写框架

zxopenljx · 发表于 2020-12-12 11:09:29

verilog 语言程序编写框架

zxopenljx · 发表于 2024-4-25 17:45:37

verilog 语言程序编写框架

		自动登录	找回密码
密码			我要注册

站长推荐 /1