切换到窄版

集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流 › fpga设计中全局时钟与局部时钟的区别
返回列表 发新帖
查看: 3873|回复: 2

fpga设计中全局时钟与局部时钟的区别

[复制链接]
ccs 发表于 2011-7-3 05:08:24 | 显示全部楼层 |阅读模式
fpga设计中全局时钟与局部时钟的区别
fpga设计, 局部时钟, 全局时钟

相关帖子

FPGA工程师就业培训班（保就业）
回复

使用道具 举报

FPGA就业培训班招聘学员（保就业）
 楼主| ccs 发表于 2011-7-3 05:08:55 | 显示全部楼层
全局可以驱动全芯片, 局部可以驱动1/4, 似乎还有更小的local时钟
能不能做PLL输入跟芯片有关系
FPGA工程师就业培训班（保就业）
回复 支持 反对

使用道具 举报

哦十全_至芯学员 发表于 2011-7-7 20:10:54 | 显示全部楼层
全局时钟是经过全局时钟树出来的时钟，经过全局时钟树出来的时钟 时延和抖动小
FPGA工程师就业培训班（保就业）
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-23 16:46 , Processed in 0.060649 second(s), 23 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表