集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 2265|回复: 1

什么是JESD204B标准为什么需要关注JESD204B接口

[复制链接]
雷磊 发表于 2019-5-22 11:38:53 | 显示全部楼层 |阅读模式
涉足使用FPGA 的高速数据捕获设计的人可能都听说过新JEDEC标准这个时髦术语:JESD204B。最近,许多工程师联系 TI,要求获得JESD204B接口的相关资料,包括它与FPGA 如何工作,以及如何让其设计更容易实现。那么,JESD204B到底是什么呢?本文将讨论JESD204B标准的发展过程,以及它对系统设计工程师的意义。
是什么导致了JESD204B标准的出现?

大约十年以前,高速数据转换器的设计师们从使用传统单端CMOS接口,转向使用差动LVDS 接口,因为后者实现了更高的数据速率。(CMOS接口速率被限制在约200Mbps 。)LVDS 接口还改善了信号线路和电源的噪声耦合。这种接口的缺点是在低采样速度下功耗更高。这便给了CMOS接口一个存在的理由,直到今天人们仍然在使用。

但是,随着模数转换器(ADC) 的发展,其要求更快的采样速率和更高的通道密度,行业要求使用比并行LVDS 更快速、功效更高的数字接口。为了克服这个挑战,2006 年4月,JEDEC制订并批准了一种真正的串行接口(称作JESD204)。JESD204 接口被定义为一种单通道、高速串行链路,其使用高达3.125 Gbps 的数据速率把单个或者多个数据转换器连接至数字逻辑器件。它需要向转换器和FPGA 发送一个公共帧时钟,以对帧进行同步。

由于仅支持一条通道和一条串行链路,因此JESD204很快便被认为并不如之前希望的那样有效。所以,在2008 年4月,该标准被修订为JESD204A。JESD204A扩展了对多条对齐通道和多点链路的支持,但是最大速度仍然被限定在3.125 Gbps。这成了2011 年7月订制JESD204B标准的推动力,其旨在克服几种不同的系统设计问题。除将支持数据速率从3.125 Gbps 提高至12.5 Gbps以外,它还通过添加确定性延迟功能大大简化了多通道同步。

什么是JESD204B标准?

JESD204B最高支持12.5 Gbps 的接口速度,使用器件时钟代替之前使用的帧时钟,并且拥有三个不同的子类。除高速以外,子类0可向下兼容JESD204A,但它并不支持确定性延迟。另外,SYNC 信号具有特殊的错误报告时序要求(请参见图1)。子类1使用同步信号SYSREF 来在各器件之间发起和对齐局部多帧时钟(请参见图2)。它同步数据传输,并在数字链路之间实现已知、确定性延迟。子类2使用SYNC 信号,用于相同的目的(请参见图3)。由于存在SYNC 时序限制,因此子类2通常用于500 MSPS 以下的数据速率。为了达到500 MSPS 以上的速度,具有一个外部SYSREF 时钟的子类1常常是首选。
是什么导致了JESD204B标准的出现?

大约十年以前,高速数据转换器的设计师们从使用传统单端CMOS接口,转向使用差动LVDS 接口,因为后者实现了更高的数据速率。(CMOS接口速率被限制在约200Mbps 。)LVDS 接口还改善了信号线路和电源的噪声耦合。这种接口的缺点是在低采样速度下功耗更高。这便给了CMOS接口一个存在的理由,直到今天人们仍然在使用。

但是,随着模数转换器(ADC) 的发展,其要求更快的采样速率和更高的通道密度,行业要求使用比并行LVDS 更快速、功效更高的数字接口。为了克服这个挑战,2006 年4月,JEDEC制订并批准了一种真正的串行接口(称作JESD204)。JESD204 接口被定义为一种单通道、高速串行链路,其使用高达3.125 Gbps 的数据速率把单个或者多个数据转换器连接至数字逻辑器件。它需要向转换器和FPGA 发送一个公共帧时钟,以对帧进行同步。

由于仅支持一条通道和一条串行链路,因此JESD204很快便被认为并不如之前希望的那样有效。所以,在2008 年4月,该标准被修订为JESD204A。JESD204A扩展了对多条对齐通道和多点链路的支持,但是最大速度仍然被限定在3.125 Gbps。这成了2011 年7月订制JESD204B标准的推动力,其旨在克服几种不同的系统设计问题。除将支持数据速率从3.125 Gbps 提高至12.5 Gbps以外,它还通过添加确定性延迟功能大大简化了多通道同步。

什么是JESD204B标准?

JESD204B最高支持12.5 Gbps 的接口速度,使用器件时钟代替之前使用的帧时钟,并且拥有三个不同的子类。除高速以外,子类0可向下兼容JESD204A,但它并不支持确定性延迟。另外,SYNC 信号具有特殊的错误报告时序要求(请参见图1)。子类1使用同步信号SYSREF 来在各器件之间发起和对齐局部多帧时钟(请参见图2)。它同步数据传输,并在数字链路之间实现已知、确定性延迟。子类2使用SYNC 信号,用于相同的目的(请参见图3)。由于存在SYNC 时序限制,因此子类2通常用于500 MSPS 以下的数据速率。为了达到500 MSPS 以上的速度,具有一个外部SYSREF 时钟的子类1常常是首选。

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
 楼主| 雷磊 发表于 2019-5-23 14:24:48 | 显示全部楼层
什么是JESD204B标准为什么需要关注JESD204B接口
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-24 07:11 , Processed in 0.058691 second(s), 20 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表