集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 2006|回复: 1

石英晶振的基本原理与电路设计

[复制链接]
zkjdz 发表于 2019-7-25 10:25:31 | 显示全部楼层 |阅读模式
石英晶振是一种高精度、高稳定度的振荡器,是利用石英晶体的压电效应而制成的谐振组件,以取代LC 选频电路,广泛应用于各类电子产品的振荡电路中,如通信系统中的频率发生器等。作用:为数据处理设备产生时钟信号,提供系统振荡脉冲,稳定频率,选择频率。下面将对石英晶振的基本特性、稳频条件、及电路设计方面做简单介绍。
一、水晶材料基本特性
石英晶体振荡器是利用石英晶体(二氧化硅的结晶体) 的压电效应制成的一种谐振器件,它的基本构成大致是:从一块石英晶体上按一定方位角切下薄片,在它的两个对应面上涂敷银层作为电极,在每个电极上各焊一根引线接到管脚上,再加上封装外壳,就构成了石英晶体谐振器,简称为石英晶体或晶体、晶振。其产品一般用金属外壳封装,也有用玻璃壳、陶瓷或塑料封装的。
石英晶体在压力作用下产生形变,同时产生电极化。其极化强度与压力成正比,这种现象就称"正压电效应".反之,在电场作用下,晶体产生形变,其形变大小与电场强度成正比,这种现象称"逆压电效应".
在二十多类具有压电效应的晶体中,石英晶体是无线通讯设备中最为满意的材料之一。它的机械强度高,物理化学性能稳定,内损耗低等,用它制成的器件被广泛用在频率控制和频率选择电路中。石英片的取向不同,其压电特性、弹性特性和强度特性就不同,用它来制造的谐振器的性能也不一样,现已发现了几十种有用的切割方式。
二、石英谐振器的稳频条件
石英晶振的频率稳定度与以下方面有关:负载电容、激励电平
1 、负载电容。石英谐振器一般作为电感组件在振荡电路中起稳频作用,而电路的其它组件均可等效为一个负载电容与石英谐振器的等效参数及频率稳定度带来影响
从石英晶振元件两脚向振荡电路方向看进去的所有有效电容,就是该振荡电路加给石英晶振的负载电容。负载电容同石英晶振共同决定电路的工作频率。
通过调整负载电容,就可以将振荡电路的工作频率调整到标称值。负载电容选用要合理,电容太大时,杂散电容影响减小,但微调率下降; 容值太小时,微调率增加,但杂散电容影响增加、负载谐振电阻增加, 甚至起振困难。
2 、激励电平。一般取70 -100uA 为佳,用激励功率表示时,一般取1 -100uW 为佳。激励电平的大小直接影响石英谐振器的性能,所以电路设计者一定要严格控制石英谐振器在规定的激励电平下工作,以便充分发挥石英谐振器的特点。一般来讲,激励电平偏小对于长稳有利,激励电平稍大对于短稳有利。但是激励电平太大,石英片振动强,振动区域温度升高,石英片内产生温度梯度,会使频率稳定度降低;激励电平过大,由于机械形变超过弹性限度而引起永久性的晶格位移,使频率产生永久性的变化,甚至有时会把石英片振坏;激励电平过大,会使等效电阻增加,Q 值下降,电阻温度特性和频率温度特性变得不规则;激励电平过大,容易激起寄生振动,同时还会使老化变大。当然,激励电平过低也会使信噪比变小而影响短期稳定度,激励电平太低,谐振器不易起振,影响工作的稳定和可靠性。所以谐振器使用应根据不同的要求严格控制激励电平,更不能为了增大输出而随意提高激励电平。
三、石英振荡电路的组成与设计
石英振荡电路的形式很多,但基本电路只有两类:
并联晶体振荡器和串联晶体振荡器。前者石英晶体是以并联谐振的形式出现,而后者则是以串联谐振的形式出现。石英振荡电路主要由IC、石英谐振器XTAL 、电阻、PCB 等组成,下面对各组成部分做简单说明:
1、IC:可根据实用的需要任意选用,如CMOS 反向器IC;专用振荡IC;大规模的数字IC 中自备石英振荡门。
2 、负载特性:振荡电路(除去CRYSTAL) ,具有一个负阻特性(用网络频谱分析仪) ,振荡电路负阻值(绝对值) 必须大于3 倍的CRTSTAL 电阻值( CRYS2TAL ESR/ RR) ,振荡电路才可以稳定的振荡。
3 、电容:可根据用户的需要选用片式或传统结构的产品,但是应注意选择适用于高频的、低损耗的,选用NP0 系列的温度系数产品。
4、电阻:在选择尺寸的同时需注意功耗的满足。
5 、PCB :注意能满足高频的使用场合和注意尽量降低线路的分布参数,大面积接地和一点式接地方案的采纳。有必要的时候应注意EMI 的防护。
6 、石英谐振器XTAL :频率大于1MHz 的谐振器应选用ATMODE ,可根据用户的需要选择合适的外形尺寸和封装的晶体。 
zhangyukun 发表于 2019-7-26 09:24:58 | 显示全部楼层
石英晶振的基本原理与电路设计
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-23 23:42 , Processed in 0.072979 second(s), 19 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表