项目四：基于FPGA的SDRAM控制器设计

16位乘法器/Verilog代码设计实现
http://www.fpgaw.com/thread-129295-1-1.html

梁祝乐曲-Verilog代码设计实现
http://www.fpgaw.com/thread-129296-1-1.html

语言用得再好，不过是个懂语言的人。

~~~~~~~~~~~~~~~~~~~~~~

划分重点章节：时序逻辑电路，其实，我们在设计FPGA过程中，就是围绕时序逻辑电路的开发来设计，我们设计一个比较 稳定，低功耗，速度处理的系统电路，无非就是看时序电路设计的如何？ 比如 数据同步，有效的时钟源，等等一系列都考虑进来的 问题；

基于FPGA的计数器实验设计&分频器实验设计
https://ke.qq.com/webcourse/1360 ... 5285890800039133817

SDRAM 设计资料  这个挺不错的  资料 ；；；；；；；；；；；

重要的是你的思维，没有一个好的指导思想，语言用得再好，不过是个懂语言的人。

顶~~~~~~~~~~~~~~~~~~~~~~~~~

FPGA的数据采集卡设计 [

数字电路设计资料，，，，，，，，，，，，，，，，，，；