同步复位在VHDL中的两种表达方式

20080067 · 发表于 2010-5-3 10:30:57

同步复位在VHDL中的两种表达方式
1. PROCESS(Clk)
BEGIN
IF (RST='1') THEN
      NULL;
ELSIF CLK'EVENT AND CLK='1' THEN
   NULL;
END IF;
  END PROCESS;
2. PROCESS(Clk,Rst)
BEGIN
IF (RST='1') THEN
      NULL;
ELSIF CLK'EVENT AND CLK='1' THEN
   NULL;
END IF;
  END PROCESS;

zxopenljx · 发表于 2020-4-11 14:04:43

同步复位在VHDL中的两种表达方式

zxopenljx · 发表于 2020-6-9 18:43:31

同步复位在VHDL中的两种表达方式

zxopenljx · 发表于 2023-9-20 17:55:17

同步复位在VHDL中的两种表达方式

雷1314521景 · 发表于 2023-9-22 09:09:41

同步复位在VHDL中的两种表达方式
http://www.fpgaw.com/forum.php?m ... 6&fromuid=59831
(出处: 集成电路技术分享)

		自动登录	找回密码
密码			我要注册

同步复位在VHDL中的两种表达方式

站长推荐 /1