集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 1624|回复: 0

Synplify Pro软件如何添加Vivado的IP核

[复制链接]
can_dy 发表于 2019-11-30 20:58:10 | 显示全部楼层 |阅读模式
各位好,
        软件平台:Vivado 2018.3
        硬件平台:Xilinx xc7z100ffg900-2
        问题背景:使用Vivado做好的工程,带有很多IP核、System Generator生成的IP核、纯.V代码,Vivado编译后,WNS达到-6ns,TNS负好几万。后来想使用Synplify Pro J-2015.03编译工程。

        问题描述:
        1)在Synplify Pro软件中新建工程后(IMP_Option设置时钟、顶层已经会设置),将所有的纯.V代码加入到Synplify Pro,但IP核不知该如何加入?
        2)使用Synplify Pro软件可不可以直接导入Vivado工程?
        3)有没有Synplify Pro软件的使用教程、或者说操作手册(网上能下载的华为的那个教程不是很直观)?

    若能解决以上问题,小弟不胜感激。
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2025-4-30 13:07 , Processed in 0.058852 second(s), 21 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表