FPGA开发必要的技术积累（锁存器、触发器）

触发器、锁存器
        （1）锁存器
                锁存器（Latch）是电平触发的存储单元，数据存储的动作取决于输入时钟（或者使能）信号的电平值，仅当锁存器出于使能状态时，输出才会随着数据输入发生变化。
                简单地说，锁存器有两个输入，一个是有效信号EN，一个是输入数据信号DATA_IN，有一个输出Q，它的功能就是在EN有效的时候把DATA_IN的值传给Q，也就是锁存的过程。
        （2）触发器
                触发器（Flip-Flop，简写为FF）也就双稳态门，又称双稳态触发器，是一种可以在两种状态下运行的数字逻辑电路。触发器一直保持它们的状态，直到它们收到输入脉冲，又称为触发。当收到输入                               
                 脉冲时，触发器输出就会根据规则改变状态，然后保持这种状态直到收到下一个触发，触发器对脉冲边沿敏感，其状态只在时钟脉冲的上升沿或下降沿的瞬间改变。
        （3）锁存器与触发器的区别
                锁存器和触发器都是具有记忆功能的二进制存储器件，是组成各种时序逻辑电路的基本器件之一。其区别在于：Latch同其所有的输入信号有关，当输入信号变化时Latch就变化，没有时钟端；FF受                       
                时钟控制，只有在时钟触发时才会采样当前的输入，产生输出。当然，因为Latch和FF都是时序逻辑，所以输出不但同当前的输入相关还同上一个输出有关。
                1）Latch由电平触发，非同步控制。在使能信号有效时Latch相当于通路，在使能信号无效时Latch保持输出状态，DFF由时钟沿触发，同步控制。
                2）Latch对输入电平敏感，受布线延迟影响较大，很难保证输出没有毛刺产生，而DFF则不易产生毛刺。
                3）如果使用门电路搭建Latch和DFF，则Latch消耗的门资源比DFF要少，这是Latch比DFF优越的地方，所以，在ASIC中使用Latch的集成度比DFF要高，但在FPGA中正好相反，因为FPGA中没有标准               
                     的Latch单元，但有DFF单元，一个Latch需要多个LE才能实现，Latch是电平触发，相当于有一个使能端，且在激活之后（在使能电平有效时）随输入而变化，非使能状态下Latch保持原来的信                                       
                     号，这就可以看出其与FF之间的差别，其实很多时候Latch是不能代替FF的。