切换到窄版

fpga论坛|fpga设计论坛

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA技术交流 › quartus环境下，一个缺口时钟，经PLL输出成一个稳定的50 ...
返回列表 发新帖
查看: 1359|回复: 11

quartus环境下，一个缺口时钟，经PLL输出成一个稳定的50%占空比时钟，咱们的IP

[复制链接]
ccs 发表于 2020-4-24 18:20:07 | 显示全部楼层 |阅读模式
请教一下大家，quartus环境下，一个缺口时钟，经PLL输出成一个稳定的50%占空比时钟，咱们的IP，可行么？有大佬有这方面经验么？
至芯科技ZX系列开发板正在火爆发售！
回复

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2026-2-5 05:47 , Processed in 0.061690 second(s), 23 queries .

Powered by Discuz! X3.4

Copyright © 2001-2023, Tencent Cloud.

快速回复 返回顶部 返回列表