切换到窄版

集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步，快速开始

搜索
fpga论坛|fpga设计论坛»论坛 › › FPGA学习步骤 › input delay中数据线是差分信号 是不是只要对neg信号进 ...
返回列表 发新帖
查看: 1766|回复: 1

input delay中数据线是差分信号 是不是只要对neg信号进行约束就行了呢

[复制链接]
ccs 发表于 2020-6-22 14:38:34 | 显示全部楼层 |阅读模式
input delay中数据线是差分信号 是不是只要对neg信号进行约束就行了呢
至芯科技ZX系列开发板正在火爆发售！
回复

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-11-27 10:46 , Processed in 0.057524 second(s), 22 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表