集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 1238|回复: 3

SMT贴片加工中的静电危害

[复制链接]
靖邦 发表于 2020-8-25 14:06:16 | 显示全部楼层 |阅读模式
新版 ANSI/ESD S20.20-2007静放电控制方。表中是新版 ANSI/ESD S2020-2007标准的案体系标准,将敏感器件按照人体放电模型HBM(Human Body Model)、机器放电模型MM( Machine Model)、带电器件模型CDM(Charged Device Model)、插座放电模型SDM(Socket Device Moc)等不同的放电模型可划分为4-7个等级的敏感度。

一、静电释放(ESD)/电气过载(EOS)在SMT贴片加工中的危害

在SMT贴片加工中,随着PCBA电路板的集成度越来越高,集成电路的内绝缘层越来越薄,这个怎么解释呢?大家可以从相关芯片的制程能力新闻中可以窥探一二,比如说5nm的制程工艺在指甲盖大小的体积内要塞进上百亿个晶体管,可想而知精密度的大小问题。那么就会牵扯到互连导线宽度与间距的问题,毋庸置疑间距是越来越小的。


例如,CMOS器件绝缘层的典型厚度约为0.Ium,其相应耐击穿电压在80~100V:VMOS器件的绝缘层更海,击穿电压为30V。而在电子产品制造及运输、存储等过程中所产生的静电电压远远超过CMOS器件的击穿电压,往往会使器件产生硬击穿或软击穿(器件局部损伤)现象,使其失效或严重影响产品的可靠性。

那么如果们不重视这一块,你说你的元器件是原装进口村田的,锡膏是KOKI的,锡膏喷印机是瑞典MYDATA的,AOI是3D的,X-ray是3维的,认证资质标准是军标的,那又有什么用,静电一来,击穿了,所有SMT贴片加工中的付出全部白费。

重视品质管控,真的不是一句空话,更不是只做表面功夫。靖邦电子20年只做一件事:“为客户提供质量过硬的产品。”

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有账号?我要注册

x
hellokity 发表于 2020-8-25 15:12:58 | 显示全部楼层
SMT贴片加工中的静电危害
zxopenljx 发表于 2024-3-2 09:24:24 | 显示全部楼层
SMT贴片加工中的静电危害
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-24 09:25 , Processed in 0.060715 second(s), 23 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表