集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 2116|回复: 5

RISC CPU-数据控制器

[复制链接]
fpga_feixiang 发表于 2020-9-3 20:45:11 | 显示全部楼层 |阅读模式
module datactl (data,in,data_ena);
3 output [7:0]data;
4 input [7:0]in;
5 input data_ena;
6
7 assign data = (data_ena)? In : 8'bzzzz_zzzz;
8
9 endmodule
大鹏 发表于 2020-10-23 17:04:15 | 显示全部楼层
RISC CPU-数据控制器
zxopenljx 发表于 2021-3-19 17:26:30 | 显示全部楼层
RISC CPU-数据控制器
大鹏 发表于 2022-11-2 15:18:08 | 显示全部楼层
RISC CPU-数据控制器
zxopenhl 发表于 2022-11-7 15:23:52 | 显示全部楼层
RISC CPU-数据控制器
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-24 03:37 , Processed in 0.060896 second(s), 22 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表