m序列的产生与本原多项式

由n级串联的移位寄存器和反馈逻辑线路可组成动态移位寄存器，如果反馈逻辑线路只由模2和构成，则称为线性反馈移位寄存器。带线性反馈逻辑的移位寄存器设定初始状态后，在时钟触发下，每次移位后各级寄存器会发生变化，其中任何一级寄存器的输出，随着时钟节拍的推移都会产生一个序列，该序列称为移位寄存器序列。n级线性移位寄存器如下图所示：




图中Ci表示反馈线的两种可能连接方式，Ci=1表示连线接通，第n-i级输出加入反馈中；Ci=0表示连线断开，第n-i级输出未参加反馈。因此，一般形式的线性反馈逻辑表达式为



将等式左边的an移至右边，并将an=C0an（C0=1）带入上式，则上式可以写成



定义一个与上式相对应的多项式



其中x的幂次表示元素的相应位置。该式为线性反馈移位寄存器的特征多项式，特征多项式与输出序列的周期有密切关系。当F(x)满足下列三个条件时，就一定能产生m序列：

（1）F(x)是不可约的，即不能再分解多项式；

（2）F（x）可整除xn+1，这里p=2n+1；

（3）F（x）不能整除xn+1，这里q<q.

满足上述条件的多项式称为本原多项式，这样产生m序列的充要条件就变成了如何寻找本原多项式。

还有别的序列吗？

m序列的产生与本原多项式

m序列的产生与本原多项式

m序列的产生与本原多项式

出租车计价器
http://www.fpgaw.com/forum.php?m ... 6&fromuid=58166
(出处: fpga论坛|fpga设计论坛)

Verilog_实现任意占空比、任意分频的方法
http://www.fpgaw.com/forum.php?m ... 9&fromuid=58166
(出处: fpga论坛|fpga设计论坛)