Verilog HDL 的顺序块语句

afei6969 · 发表于 2021-1-7 19:08:46

顺序块有以下特点：
1) 块内的语句是按顺序执行的，即只有上面一条语句执行完后下面的语句才能执行。
2) 每条语句的延迟时间是相对于前一条语句的仿真时间而言的。
3) 直到最后一条语句执行完，程序流程控制才跳出该语句块。
顺序块的格式如下：
begin
语句1;
语句2;
......
语句n;
end
或
begin:块名
块内声明语句
语句1;
语句2;
......
语句n;
end
其中：
y 块名即该块的名字，一个标识名。其作用后面再详细介绍。
y 块内声明语句可以是参数声明语句、reg型变量声明语句、integer型变量声明语句、real
型变量声明语句。

zhangyukun · 发表于 2021-1-8 10:06:48

Verilog HDL 的顺序块语句

hellokity · 发表于 2021-1-8 12:50:15

Verilog HDL 的顺序块语句

zxopenljx · 发表于 2024-6-7 16:48:06

Verilog HDL 的顺序块语句

hellokity · 发表于 2024-6-12 14:07:23

Verilog HDL 的顺序块语句

zxopenljx · 发表于 2024-12-13 17:28:52

Verilog HDL 的顺序块语句

雷1314521景 · 发表于 2024-12-14 18:06:13

Verilog HDL 的顺序块语句
http://www.fpgaw.com/forum.php?m ... 8&fromuid=59831
(出处: fpga论坛|fpga设计论坛)

hellokity · 发表于 2024-12-16 15:34:41

Verilog HDL 的顺序块语句

雷1314521景 · 发表于 2024-12-16 16:04:54

Verilog HDL 的顺序块语句
http://www.fpgaw.com/forum.php?m ... 8&fromuid=59831
(出处: fpga论坛|fpga设计论坛)

		自动登录	找回密码
密码			我要注册

Verilog HDL 的顺序块语句

点评

站长推荐 /1