集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 1365|回复: 23

异步复位,同步释放的理解

[复制链接]
zxopenluyutong 发表于 2021-1-11 22:35:38 | 显示全部楼层 |阅读模式
什么情况下,复位信号需要做“异步复位,同步释放”处理?

回答:一般来说,同步系统,都使用异步复位。这是因为同步复位的电路实现,比异步复位的电路实现,要浪费更多电路资源。
未在本模块时钟域做过“异步复位,同步释放”处理的复位信号,提供给本模块做异步复位使用时,都需要做“异步复位,同步释放”处理。常见于系统内两部件不在同一时钟域的情况下。

工程实践中,确实见过由于未做异步复位的同步处理,而出现大概率系统死机现象(复位的作用域是很大的)。
利用前面两级触发器实现。特点:
•第一级触发器的数据端口是接电源,即高电平1’b1。
•第一级触发器的输出,不能使用,因为仍存在亚稳态的危险。两级触发器做同步,是非总线信号的最常见异步处理方法。总线信号的异步处理方法,最常见的是异步fifo实现。
问题1. 如果没有前面两级触发器的处理。异步信号直接驱动系统的触发器。会出现什么情况?

回答:很多人只知道触发器D端口来源是异步的话,会因为建立保持时间的时序违反而在触发器Q端口产生亚稳态。
但是不清楚,异步复位信号为什么会导致亚稳态的产生。

首先,回顾理论教材里介绍的建立保持时间违反分析,教材一般都是拿没有复位端口的D触发器举例。
然后,画出带有异步复位端口的D触发器,下图带异步复位Rd,并带有异步置位端口Sd。
由此得知,异步复位信号或者异步置位信号,跟数据端口D信号,没有什么区别,都会存在建立保持时间的违反,从而时序冲突,引发输出亚稳态。
fly_zxopen 发表于 2021-1-11 23:55:29 | 显示全部楼层
异步复位,同步释放的理解                                    
zxopenljx 发表于 2024-6-20 16:14:55 | 显示全部楼层
异步复位,同步释放的理解
雷1314521景 发表于 2024-6-20 18:20:03 | 显示全部楼层
异步复位,同步释放的理解
http://www.fpgaw.com/forum.php?m ... 8&fromuid=59831
(出处: 集成电路技术分享)
hellokity 发表于 2024-6-24 14:21:35 | 显示全部楼层
异步复位,同步释放的理解
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-12-23 20:00 , Processed in 0.060808 second(s), 22 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表