集成电路技术分享

 找回密码
 我要注册

QQ登录

只需一步,快速开始

搜索
查看: 1453|回复: 31

Verilog HDL 的initial语句

[复制链接]
afei6969 发表于 2021-2-3 17:53:41 | 显示全部楼层 |阅读模式
initial语句的格式如下:
initial
begin
语句1;
语句2;
......
语句n;
end
举例说明:
[例1]:
initial
begin
areg=0; //初始化寄存器areg
for(index=0;index<size;index=index+1)
memory[index]=0; //初始化一个memory
end
在这个例子中用initial语句在仿真开始时对各变量进行初始化。
[例2]:
initial
begin
inputs = 'b000000; //初始时刻为0
#10 inputs = 'b011001;
#10 inputs = 'b011011;
#10 inputs = 'b011000;
#10 inputs = 'b001000;
end
从这个例子中,我们可以看到initial语句的另一用途,即用initial语句来生成激励波形作为电路的
测试仿真信号。一个模块中可以有多个initial块,它们都是并行运行的。initial块常用于测试文件
和虚拟模块的编写,用来产生仿真测试信号和设置信号记录等仿真环境。
zhangyukun 发表于 2021-2-4 17:44:24 | 显示全部楼层
Verilog HDL 的initial语句
zxopenljx 发表于 2024-8-7 17:41:53 | 显示全部楼层
Verilog HDL 的initial语句
hellokity 发表于 2024-8-21 13:56:00 | 显示全部楼层
Verilog HDL 的initial语句
hellokity 发表于 2024-8-22 14:30:50 | 显示全部楼层
Verilog HDL 的initial语句
您需要登录后才可以回帖 登录 | 我要注册

本版积分规则

关闭

站长推荐上一条 /1 下一条

QQ|小黑屋|手机版|Archiver|fpga论坛|fpga设计论坛 ( 京ICP备20003123号-1 )

GMT+8, 2024-11-23 08:10 , Processed in 0.063410 second(s), 22 queries .

Powered by Discuz! X3.4

© 2001-2023 Discuz! Team.

快速回复 返回顶部 返回列表