请问一下，为啥modelsim仿真不出来clock ip分出来的时钟呢？谢谢

请问一下，为啥modelsim仿真不出来clock ip分出来的时钟呢？谢谢

伟所欲为:
因为处于复位状态

伟所欲为:
或未知态

Bonnie:
我没给它复位呀。。。

追风筝的人:
我的理解是你不给复位就别把这个引脚拉出来，拉出来就要给一个电平值，即便你不复位也要给一个0

追风筝的人:
可以试一下

Bonnie:
好的，我其实不太理解你的意思。。。但是我需要看下这个引脚到底有没有时钟，因为它是后面模块的输入时钟。

Bonnie:
@宋平 

追风筝的人:
就是IP核的复位引脚

追风筝的人:
可以给一个0就不复位，现在这种拉出来了，还不给值，不确定能不能正常使用

伟所欲为:
因为处于复位状态

伟所欲为:
或未知态

Bonnie:
我没给它复位呀。。。

追风筝的人:
我的理解是你不给复位就别把这个引脚拉出来，拉出来就要给一个电平值，即便你不复位也要给一个0

追风筝的人:
可以试一下

Bonnie:
好的，我其实不太理解你的意思。。。但是我需要看下这个引脚到底有没有时钟，因为它是后面模块的输入时钟。

Bonnie:
@宋平 

追风筝的人:
就是IP核的复位引脚

追风筝的人:
可以给一个0就不复位，现在这种拉出来了，还不给值，不确定能不能正常使用

Bonnie:
哦明白了，复位引脚啥也没给，状态不确定

请问一下，为啥modelsim仿真不出来clock ip分出来的时钟呢？谢谢
http://www.fpgaw.com/forum.php?m ... 7&fromuid=59831
(出处: fpga论坛|fpga设计论坛)

估计没设置正确吧 注意pll中复位为高电平